確認テスト 問題 .

Slides:



Advertisements
Similar presentations
円線図とは 回路の何らかの特性を複素平面上の円で表したもの 例えば、ZLの変化に応じてZinが変化する様子 Zin ZL
Advertisements

半導体デバイス工学 講義資料 第4章 バイポーラデバイス (p.68~p.79).
pn接合容量測定実験装置の製作 発表者:石田 俊介 指導者:前川 公男 教官 では、只今から前川卒研班、石田による中間発表を行います。
放射線計測エレクトロニクスの信号処理の為の アナログ電子回路の基礎 第四回
発表内容 研究背景と課題 クロスカップルキャパシタ PAの設計手法 測定結果 2010/03/01 H. Asada, Tokyo Tech.
第2回 真理値表,基本ゲート, 組合せ回路の設計
電気回路第1スライド4-1 電気回路第1 第4回 ー網目電流法と演習ー 目次 2網目電流の設定 (今回はこれだけです。)
第4章第1節カレントミラー回路 問題1 VT=0.5V、ΔOV=0.2Vとするとき、それぞれの回路の出力電圧の下限値(VOUT)を求めよ。
放射線計測エレクトロニクスの信号処理の為の アナログ電子回路の基礎 第五回
ブロック線図によるシミュレーション ブロック線図の作成と編集 ブロック線図の保存と読込み ブロック線図の印刷 グラフの印刷
エレクトロニクスII 第13回増幅回路(2) 佐藤勝昭.
エレクトロニクスII 第14回フィードバック 佐藤勝昭.
第 1 章 : 直流回路 1.3 抵抗の接続 合成抵抗,等価回路, キーワード : 電圧の分配則,電流の分配則
第 4 章 : 一般回路の定理 4.3 ノートンの定理 ノートンの定理 キーワード : ノートンの定理を理解する. 学習目標 :
電子回路Ⅰ 第2回(2008/10/6) 今日の内容 電気回路の復習 オームの法則 キルヒホッフの法則 テブナンの定理 線形素子と非線形素子
F行列 電気回路の縦続接続を扱うのに便利、電気回路以外でも広く利用されている A B C D V1 V2 I2 I1
電子回路Ⅰ 第12回(2009/1/26) 整流回路、電圧安定化回路.
電子回路Ⅰ 第11回(2009/1/19) 電力増幅.
2.伝送線路の基礎 2.1 分布定数線路 2.1.1 伝送線路と分布定数線路 集中定数回路:fが低い場合に適用
電子回路Ⅰ 第3回(2008/10/20) バイポーラトランジスタの動作原理.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
メカトロニクス 12/1 アナログ電子回路 メカトロニクス 12/1.
5.3 接地アンテナ 素子の1つを接地して使用する線状アンテナ 5.3.1 映像アンテナと電流分布
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
ATLAS実験 SOI Transistor TEG の測定
メカトロニクス 12/8 OPアンプ回路 メカトロニクス 12/8.
電界効果トランジスタの動特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの静特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
半導体.
エレクトロニクスII 第9回FET 実用エレクトロニクス: ディスプレイ(3)PDP
P4 通信システム P4.1 ディジタルフィルタの設計とその応用 P4.2 伝送線路のFDTD解析 P4.2 H4.1 P4.1 H4.1
コイルのはたらき コイルの5つのはたらきについて説明.
製造技術者のためのディジタル技術 組み込み型制御入門(2) 中京大学情報理工学部  伊藤 誠.
電子回路Ⅰ 第13回(2009/01/28) 演算増幅器.
電子回路Ⅰ 第7回(2008/12/1) 小信号動作量 トランジスタ回路の接地形式.
今後の講義スケジュール 日程 内容 11/17 二端子対網、 Y行列、 Z行列 11/24 縦続行列 12/1 諸行列間の関係、 Y-D変換
電気回路学 Electric Circuits 情報コース4セメ開講 供給電力最大の法則 山田 博仁.
電子回路Ⅰ 第10回(2009/1/5) 発振回路.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
供給電力最大の法則 E Z0=R0+jX0 R jX Z=R+jX I (テブナンの定理) R で消費される電力 P は、 電源側 負荷側
ディジタル回路 5. ロジックの構成 五島 正裕.
DDRターミネーションレギュレータの使用法 - 何個のメモリを駆動できるのか -
電気回路の分類 一部修正しました 非線形回路 (重ね合わせの理が成り立たない) 線形回路 (重ね合わせの理が成り立つ)
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
3. 論理ゲート の 実現 五島 正裕.

電気回路学Ⅱ コミュニケーションネットワークコース 5セメ 山田 博仁.
等価電源の定理とは 複数の電源を含む回路網のある一つの端子対からその回路を見た場合、その回路は、単一の電源(電圧源或いは電流源)と単一のインピーダンスまたはアドミタンスからなるシンプルな電源回路と等価と見なせる。 ただし、上記の定理が成り立つためには、回路網に含まれる全ての電源が同一周波数(位相は異なっていても良い)の電源であることと、回路が線形である(重ね合わせの理が成り立つ)ことが前提となる。
等価電源の定理とは 複数の電源を含む回路網のある一つの端子対からその回路を見た場合、その回路は、単一の電源(電圧源或いは電流源)と単一のインピーダンスまたはアドミタンスからなるシンプルな電源回路と等価と見なせる。 ただし、上記の定理が成り立つためには、回路網に含まれる全ての電源が同一周波数(位相は異なっていても良い)の電源であることと、回路が線形である(重ね合わせの理が成り立つ)ことが前提となる。
FETの等価回路 トランジスタのバイアス回路(復習)
ミリ波帯電力増幅器における 発振の検証 ○松下 幸太,浅田 大樹,高山 直輝, 岡田 健一,松澤 昭 東京工業大学
電子回路Ⅰ 第10回(2008/1/7) 電力増幅.
電子回路Ⅰ 第8回(2007/12/03) 差動増幅器 負帰還増幅器.
RC結合増幅回路 トランジスタの高周波特性 ダーリントン接続、カレントミラー回路
電子回路Ⅰ 第9回(2008/12/15) 差動増幅器 負帰還増幅器.
CALET-TASCの APD/PD用前置回路
エレクトロニクスII 第11回トランジスタの等価回路
電気回路学I演習 2012/11/16 (金) I1 I2 問1 Z0 V1 V2 問2 I1 I2 V1 Z0 V2 Z,Y,K行列の計算
電子回路Ⅰ 第5回(2008/11/10) 理想電源 トランジスタの等価回路.
インピーダンスp型回路⇔T型回路間での変換
  第3章 論理回路  コンピュータでは,データを2進数の0と1で表現している.この2つの値,すなわち,2値で扱われるデータを論理データという.論理データの計算・判断・記憶は論理回路により実現される.  コンピュータのハードウェアは,基本的に論理回路で作られている。              論理積回路.
外付けLVDSを選択する場面は? ■外付けLVDSバッファのメリットは? FPGA+外付けLVDSバッファ LVDSドライバ内蔵FPGA
電子回路Ⅰ 第12回(2008/01/24) 演算増幅器.
エレクトロニクスII 第12回増幅回路(1) 佐藤勝昭.
電気回路学 Electric Circuits 情報コース4セメ開講 F行列 山田 博仁.
RC結合増幅回路 トランジスタの高周波特性 ダーリントン接続、カレントミラー回路
線路上での電圧、電流 Ix I0 添え字は、線路上での位置を表わす ZL γ, Z0 Vx V0 x x = 0
二端子対網の伝送的性質 終端インピーダンス I1 I2 -I2 z11 z12 z21 z22 E ZL: 負荷インピーダンス V1 V2
F行列 電気回路の縦続接続を扱うのに常に便利、電気回路以外でも広く利用 A B C D V1 V2 I2 I1
Presentation transcript:

確認テスト 問題 

第1章 MOSFETと基本増幅回路 1‐3 増幅回路を理解する 問1 負荷抵抗RLを接続したソース接地増幅回路において、 ゲートに微小信号が入力された場合、ドレイン電流、出力電圧 がどのように変化するか述べよ。 問2 定電流源負荷を用いた場合、回路の利得はgmであり、これは 真性利得と呼ばれている(○×選択) 問3 負荷抵抗RLを接続したソース接地回路の電圧利得はgm・RLで 表される。(○×選択) 問4 回路の利得は、バイアスに依存しない(○、×選択)

第1章 MOSFETと基本増幅回路 1‐4 実効的な相互コンダクタンス 問1  電圧電流変換係数が Gmであるようなデバイスを用いた場合、右図の回路の電圧増幅率Aはどのように表されるか A=-Gm Rout 問2 トランジスタの各端子にvgs, vs, vdの信号が入力された場合の出力電流idを導出せよ。 Id = gm・vgs – (gm* + 1/ro)vs + vd/r0

第1章 MOSFETと基本増幅回路 1‐5 各種増幅回路 MOSFETを用いた増幅回路では、大きく分けてソース接地回路、ドレイン接地回路、ゲート接地回路の3種類がある。それぞれの回路図を選び、電流電圧変換係数Gmと出力抵抗Routを導出せよ。 (a) (b) (c)

第1章 MOSFETと基本増幅回路 1‐6 入出力抵抗の求め方 問1 図1のソース接地回路の増幅率を求めよ。 問2 ゲート接地回路においてドレイン側から見た抵抗(a)、ソース側から見た抵抗(b)をそれぞれ求めよ。 (図1) (a) (b)

第1章 MOSFETと基本増幅回路 1‐7 カスコード増幅回路 問1 図1のカスコード回路の出力 抵抗を求めよ。 問2 図2の回路における電圧増 幅率Aを導出せよ。 (図1) (図2)

第1章 MOSFETと基本増幅回路 1‐7 カスコード増幅回路 ② 問3 次の表の3つの接地端子を説明した用途①~③    に選択肢ア~エのなかから適切なもの(1つとは    限らない)を選び、以下の表を完成させよ。 接地端子 用途 ソース接地回路 ① ドレイン接地回路 ② ゲート接地回路 ③ ア:電圧バッファ、 イ:カスコード回路の形成 ウ:普通の増幅回路、 エ:レベルシフト

確認テスト 解答 

解答 第1章 MOSFETと基本増幅回路 1‐3 増幅回路を理解する 問1 負荷抵抗RLを接続したソース接地増幅回路において、  ゲートに微小信号が入力された場合、ドレイン電流、出力電圧 がどのように変化するか述べよ。  解 ゲート電圧が上昇すると、ドレイン電流が減少し、負荷抵抗での電圧降下     が小さくなるため、出力電圧が下がる。 問2 定電流源負荷を用いた場合、回路の利得はgmであり、こ   れは真性利得と呼ばれている(○×選択)   解 ×。gm・roである。 問3 負荷抵抗RLを接続したソース接地回路の電圧利得はgm・RLで 表される。(○×選択)   解 ×。ただしくはgm・(RL//ro)。 問4 回路の利得は、バイアスに依存しない(○、×選択) 解 ×。バイアスによって利得は変化するので、適切に設定することが必要

解答 第1章 MOSFETと基本増幅回路 1‐4 実効的な相互コンダクタンス 問1  電圧電流変換係数が Gmであるようなデバイスを用いた場合、右図の回路の電圧増幅率Aはどのように表されるか  解 A=-Gm Rout 問2 トランジスタの各端子にvgs, vs,vdの信号が入力された場合の出力電流idを導出せよ。  解 Id = gm・vgs – (gm* +    1/ro)vs + vd/r0

解答 第1章 MOSFETと基本増幅回路 1‐5 各種増幅回路    地回路、ドレイン接地回路、ゲート接地回路の3種類が    ある。それぞれの回路図を選び、電流電圧変換係数Gmと出力    抵抗Routを導出せよ。   解 (a)ゲート接地, Gm = (gm* + 1/ro), Rout = ( ro//RL )   (b)ソース接地, Gm = gm, Rout = ( ro//RL )   (c)ドレイン接地, Gm = gm, Rout = ( ro//RL// (1/gm*) ) (a) (b) (c)

解答 第1章 MOSFETと基本増幅回路 1‐6 入出力抵抗の求め方 問1 図1のソース接地回路の増幅率を求めよ。 解 -gm・RD/( 1 + gm*・Rs + (RS + RD)/r0 ) 問2 ゲート接地回路においてドレイン側から見た抵抗(a)、ソース側から見た抵抗(b)をそれぞれ求めよ。 解 (a) (gm* ・ro + 1)Rs, (b) RL/(gm* ・ro) + 1/gm* (図1) (a) (b)

解答 第1章 MOSFETと基本増幅回路 1‐7 カスコード増幅回路 ② 問3 次の表の3つの接地端子を説明した用途①~③    に選択肢ア~エのなかから適切なもの(1つとは    限らない)を選び、以下の表を完成させよ。 接地端子 用途 ソース接地回路 ウ:普通の増幅回路 ドレイン接地回路 ア:電圧バッファ 、エ:レベルシフト ゲート接地回路 イ:カスコード回路の形成 ア:電圧バッファ、 イ:カスコード回路の形成 ウ:普通の増幅回路、 エ:レベルシフト

解答 第1章 MOSFETと基本増幅回路 1‐7 カスコード増幅回路 問1 図1のカスコード回路の出力抵抗を求めよ。 解 ro2 + (gm2* ・ro2 + 1)ro1 ≒ gm2* ・ro2・ro1 問2 図2の回路における電圧増幅率Aを導    出せよ。  解 gm1・[(gm2* ・ro2 + 1)ro1 // [(gm3* ・ro3 + 1)ro4 ] (図1) (図2)